在前一节中已经交代了组合电路险象的基本概念,在本节中,从以下几个方面具体讲述了险象这个险象:险象的产生(前一节内容),险象的分类,如何判断哪些电路会产生险象,以及发现电路能产生险象后如何消除险象以达到电路没有错误输出的目的。
再具体些,如:
1.险象的概念:
由于竞争使电路产生了暂时错误的输出,注意,有竞争未必一定存在险象
不产生险象的竞争通常称为非临界竞争,而产生险象的竞争成为临界竞争
在设计电路的时候一定要注意避免电路出现临界竞争
2.险象的分类:
从输入变化前后输出是否相等的角度来看,有静态险象和动态险象之分
从错误输出的极性的角度来看,有0型和1型之分
这两个角度的情况排列组合就得到-->静态0型,静态1型,动态0型,动态1型
3.险象的判断:
有两种方法,分别为代数法和卡诺图法
4.险象的消除:
也有两种方法,分别为增加冗余项以消除险象和增加惯性延时环节以消除险象
其中,第一种方法在具体操作过程中又可采取两种方法,一种是代数法,即利用前面在逻辑函数一开头讲到的定理8的逆定理,给原函数增加冗余项;另一种是卡诺圈法,即增加卡诺圈以消除相邻卡诺圈相切的险象
而第二种方法采用在组合电路的外部增加惯性时延环节的方法,此法通常为在外部接一个RC滤波器,这样可以消除暂时的错误输出导致的尖峰。这里主要涉及到一个时间常数选择的问题,时间常数应该足够大,这样才能起到削平尖脉冲的作用,但同时又不宜过大,否则将导致信号的畸变。
而这两种方法比较来看,如果本身对电路内部的结构很熟悉并且电路内部结构目前允许更改,则推荐使用前面一种方法,因为这样是从根本上消除险象,效果也彻底;但是有时候对于一个给定的电路往往并不熟悉内部的具体构造或者内部电路已经不能被更改,这种情况下就只能采用第二种方法来减少险象对信号的负面影响。