您当前的位置:《数字电路及逻辑设计》听课笔记:19
《数字电路及逻辑设计》听课笔记:19
时序电路:电路的任何时刻的稳定输出不仅与该时刻的输入信号(组合电路)有关,还与该电路过去的输入(存储器件)有关。
状态(现态,次态):过去的输入已不存在,但可以通过存储器件记录下来。
时序电路的逻辑函数:外部输出和内部输出(激励)组成。
同步时序电路:状态由存储器件里的时钟(同步脉冲)控制。
异步时序电路:分为脉冲型和电平型。
输入信号的波形图:时钟脉冲,同步脉冲,异步脉冲,同步电平,异步电平
Mealy型的状态图和状态表:外部输出是外部输入和现态的函数
mealy型的同步时序电路只有在时钟脉冲到来的时候才发生状态转移
 
 
 
收藏状态
收藏本课程的同学
相关课程