您当前的位置:《数字电路及逻辑设计》听课笔记:20
《数字电路及逻辑设计》听课笔记:20
Moore型:同步时序电路的外部输出仅与现态有关
Moore型状态表和状态图
触发器是一种存储元件,在电路中用来记忆电路过去的输入情况。
R-s触发器:两个与非门交叉耦合组成(低电平有效。R是指0端,s是指1端。
R=0,S=0为不定状态。R=1,S=1为保持状态。)
钟控R-S触发器:CP为0时,触发器的状态保持不变,CP为1时,工作原理与R-S相同。(它是高电平有效)
钟控R-S存在的次态不确定和空翻的问题。
 
 
 
收藏状态
收藏本课程的同学
相关课程