同步时序逻辑电路的各个触发器时钟端全部连在一起且与系统的时钟端同步，只有当时钟到来时才会改变电路状态；而异步时序逻辑电路既可以使用时钟触发器也可以不使用时钟触发器，且各个电路没有统一的时钟，电路状态的改变由外部输入的变化直接引起。

异步时序逻辑电路有两种类型，由其输入信号的不同类型分为脉冲型和电平型。其中，脉冲型逻辑电路的存储器由触发器构成，而电平型逻辑电路的存储器由延迟元件构成。

本节对脉冲型逻辑电路进行了讲解。脉冲型逻辑电路的输入信号必须受两个约束限定：其一，在两个或两个以上的输入线上不允许同时出现脉冲信号。其二，第二个脉冲信号的到达，必须在第一个输入脉冲所引起的整个电路响应之后。

异步电路的分析方法与同步时钟逻辑电路分析方法相似，但需要注意触发器时钟输入状况：同步电路的时钟端输入仅为“时间”，而异步则不同。