您当前的位置：《数字电路及逻辑设计》听课笔记:35
《数字电路及逻辑设计》听课笔记:35
脉冲异步逻辑电路的设计：
设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序逻辑电路对输入脉冲的俩个限制条件。
收藏状态
[放入收藏夹]
收藏本课程的同学
相关课程